લોજિક અને ફ્લિપ ફ્લોપ્સ-SN74LVC74APWR

ફલીપ ફલોપઅનેલેચબે સ્થિર સ્થિતિઓ ધરાવતા સામાન્ય ડિજિટલ ઇલેક્ટ્રોનિક ઉપકરણો છે જેનો ઉપયોગ માહિતી સંગ્રહિત કરવા માટે થઈ શકે છે, અને એક ફ્લિપ-ફ્લોપ અથવા લેચ 1 બીટ માહિતી સંગ્રહિત કરી શકે છે.

ફ્લિપ-ફ્લોપ (એફએફ તરીકે સંક્ષિપ્ત), જેને બિસ્ટેબલ ગેટ તરીકે પણ ઓળખવામાં આવે છે, જેને બિસ્ટેબલ ફ્લિપ-ફ્લોપ તરીકે પણ ઓળખવામાં આવે છે, તે એક ડિજિટલ લોજિક સર્કિટ છે જે બે રાજ્યોમાં કાર્ય કરી શકે છે.ફ્લિપ-ફ્લોપ તેમની સ્થિતિમાં રહે છે જ્યાં સુધી તેઓ ઇનપુટ પલ્સ મેળવે છે, જેને ટ્રિગર તરીકે પણ ઓળખવામાં આવે છે.જ્યારે ઇનપુટ પલ્સ પ્રાપ્ત થાય છે, ત્યારે ફ્લિપ-ફ્લોપ આઉટપુટ નિયમો અનુસાર રાજ્યમાં ફેરફાર કરે છે અને પછી અન્ય ટ્રિગર પ્રાપ્ત ન થાય ત્યાં સુધી તે સ્થિતિમાં રહે છે.

લેચ, પલ્સ લેવલ પ્રત્યે સંવેદનશીલ, ઘડિયાળના પલ્સના સ્તર હેઠળ સ્થિતિને બદલે છે, લેચ એ લેવલ-ટ્રિગર્ડ સ્ટોરેજ યુનિટ છે, અને ડેટા સ્ટોરેજની ક્રિયા ઇનપુટ સિગ્નલના લેવલ વેલ્યુ પર આધારિત છે, જ્યારે લેચ અંદર હોય ત્યારે જ રાજ્યને સક્ષમ કરો, ડેટા ઇનપુટ સાથે આઉટપુટ બદલાશે.લેચ ફ્લિપ-ફ્લોપથી અલગ છે, તે લેચિંગ ડેટા નથી, આઉટપુટ પરનો સિગ્નલ ઇનપુટ સિગ્નલ સાથે બદલાય છે, જેમ કે બફરમાંથી પસાર થતા સિગ્નલની જેમ;એકવાર લેચ સિગ્નલ લેચ તરીકે કામ કરે છે, ડેટા લૉક થઈ જાય છે અને ઇનપુટ સિગ્નલ કામ કરતું નથી.લૅચને પારદર્શક લૅચ પણ કહેવામાં આવે છે, જેનો અર્થ છે કે આઉટપુટ ઇનપુટ માટે પારદર્શક હોય છે જ્યારે તે લૅચ ન હોય.

લેચ અને ફ્લિપ-ફ્લોપ વચ્ચેનો તફાવત
લેચ અને ફ્લિપ-ફ્લોપ એ મેમરી ફંક્શન સાથે બાઈનરી સ્ટોરેજ ડિવાઇસ છે, જે વિવિધ ટાઇમિંગ લોજિક સર્કિટ કંપોઝ કરવા માટેના મૂળભૂત ઉપકરણોમાંનું એક છે.તફાવત એ છે: લેચ તેના તમામ ઇનપુટ સિગ્નલો સાથે સંબંધિત છે, જ્યારે ઇનપુટ સિગ્નલ લેચમાં ફેરફાર કરે છે, ત્યાં કોઈ ઘડિયાળ ટર્મિનલ નથી;ફ્લિપ-ફ્લોપ ઘડિયાળ દ્વારા નિયંત્રિત થાય છે, જ્યારે ઘડિયાળ વર્તમાન ઇનપુટના નમૂના લેવા, આઉટપુટ જનરેટ કરવા માટે ટ્રિગર થાય છે.અલબત્ત, કારણ કે લેચ અને ફ્લિપ-ફ્લોપ બંને ટાઇમિંગ લોજિક છે, આઉટપુટ માત્ર વર્તમાન ઇનપુટ સાથે સંબંધિત નથી, પણ અગાઉના આઉટપુટ સાથે પણ સંબંધિત છે.

1. લેચ લેવલ દ્વારા ટ્રિગર થાય છે, સિંક્રનસ કંટ્રોલથી નહીં.DFF ઘડિયાળની ધાર અને સિંક્રનસ નિયંત્રણ દ્વારા ટ્રિગર થાય છે.

2、લૅચ ઇનપુટ સ્તર પ્રત્યે સંવેદનશીલ હોય છે અને વાયરિંગમાં વિલંબથી પ્રભાવિત થાય છે, તેથી આઉટપુટ બર્ર્સ ઉત્પન્ન કરતું નથી તેની ખાતરી કરવી મુશ્કેલ છે;DFF burrs પેદા કરવાની શક્યતા ઓછી છે.

3, જો તમે લેચ અને DFF બનાવવા માટે ગેટ સર્કિટનો ઉપયોગ કરો છો, તો લેચ DFF કરતાં ઓછા ગેટ સંસાધનોનો ઉપયોગ કરે છે, જે DFF કરતાં લેચ માટે શ્રેષ્ઠ સ્થાન છે.તેથી, ASIC માં લેચનો ઉપયોગ કરવાનું સંકલન DFF કરતા વધારે છે, પરંતુ FPGA માં તેનાથી વિરુદ્ધ સાચું છે, કારણ કે FPGA માં કોઈ પ્રમાણભૂત લેચ યુનિટ નથી, પરંતુ DFF એકમ છે, અને LATCH ને સાકાર કરવા માટે એક કરતા વધુ LE ની જરૂર છે.લેચ એ લેવલ ટ્રિગર થાય છે, જે એન્એબલ એન્ડ સાથે સમકક્ષ હોય છે, અને એક્ટીવેશન પછી (એનેબલ લેવલના સમયે) વાયરની સમકક્ષ હોય છે, જે આઉટપુટ સાથે બદલાય છે.બિન-સક્ષમ સ્થિતિમાં મૂળ સિગ્નલ જાળવવાનું છે, જે જોઈ શકાય છે અને ફ્લિપ-ફ્લોપ તફાવત, હકીકતમાં, ઘણી વખત લેચ એ ff નો વિકલ્પ નથી.

4, લેચ અત્યંત જટિલ સ્થિર સમય વિશ્લેષણ બની જશે.

5, હાલમાં, લેચનો ઉપયોગ માત્ર અત્યંત ઉચ્ચ-અંતના સર્કિટમાં થાય છે, જેમ કે ઇન્ટેલના P4 CPU.FPGA પાસે લેચ યુનિટ છે, રજિસ્ટર યુનિટને લેચ યુનિટ તરીકે ગોઠવી શકાય છે, xilinx v2p મેન્યુઅલમાં રજિસ્ટર/લેચ યુનિટ તરીકે ગોઠવવામાં આવશે, જોડાણ એ xilinx હાફ સ્લાઇસ સ્ટ્રક્ચર ડાયાગ્રામ છે.FPGA ના અન્ય મોડલ અને ઉત્પાદકો તપાસ કરવા ગયા ન હતા.--વ્યક્તિગત રીતે, મને લાગે છે કે xilinx એ અલ્ટેરા સાથે સીધો મેચ કરવામાં સક્ષમ છે, તે માટે થોડાક LE માટે વધુ મુશ્કેલી હોઈ શકે છે, જો કે, xilinx ઉપકરણ દરેક સ્લાઇસને આટલું ગોઠવી શકાતું નથી, અલ્ટેરાના એકમાત્ર DDR ઇન્ટરફેસમાં ખાસ લેચ યુનિટ છે, સામાન્ય રીતે માત્ર લેચ ડિઝાઇનમાં હાઇ-સ્પીડ સર્કિટનો ઉપયોગ કરવામાં આવશે.altera ની LE કોઈ લેચ સ્ટ્રક્ચર નથી, અને sp3 અને sp2e ને તપાસો, અને અન્ય ચેક કરવા માટે નહીં, મેન્યુઅલ કહે છે કે આ રૂપરેખાંકન સપોર્ટેડ છે.altera વિશેની અભિવ્યક્તિ wangdian યોગ્ય છે, altera ff ને latch કરવા માટે રૂપરેખાંકિત કરી શકાતું નથી, તે latch ને અમલમાં મૂકવા માટે લુકઅપ ટેબલનો ઉપયોગ કરે છે.

સામાન્ય ડિઝાઇન નિયમ છે: મોટાભાગની ડિઝાઇનમાં લેચ ટાળો.તે તમને સમય સમાપ્ત થાય તે ડિઝાઇન કરવા દેશે, અને તે ખૂબ જ છુપાયેલ છે, બિન-નિવૃત્ત શોધી શકતા નથી.latch સૌથી મોટો ભય burrs ફિલ્ટર નથી.સર્કિટના આગલા સ્તર માટે આ અત્યંત જોખમી છે.તેથી, જ્યાં સુધી તમે D ફ્લિપ-ફ્લોપ પ્લેસનો ઉપયોગ કરી શકો ત્યાં સુધી લૅચનો ઉપયોગ કરશો નહીં.