ન્યૂ ઓરિજિનલ XC18V04VQG44C સ્પોટ સ્ટોક FPGA ફીલ્ડ પ્રોગ્રામેબલ ગેટ એરે લોજિક IC ચિપ ઈન્ટિગ્રેટેડ સર્કિટ
ઉત્પાદન વિશેષતાઓ
| TYPE | વર્ણન |
| શ્રેણી | સંકલિત સર્કિટ (ICs) |
| Mfr | AMD Xilinx |
| શ્રેણી | - |
| પેકેજ | ટ્રે |
| ઉત્પાદન સ્થિતિ | અપ્રચલિત |
| પ્રોગ્રામેબલ પ્રકાર | સિસ્ટમ પ્રોગ્રામેબલ માં |
| મેમરી માપ | 4Mb |
| વોલ્ટેજ - પુરવઠો | 3V ~ 3.6V |
| ઓપરેટિંગ તાપમાન | 0°C ~ 70°C |
| માઉન્ટિંગ પ્રકાર | સપાટી માઉન્ટ |
| પેકેજ / કેસ | 44-TQFP |
| સપ્લાયર ઉપકરણ પેકેજ | 44-VQFP (10×10) |
| બેઝ પ્રોડક્ટ નંબર | XC18V04 |
દસ્તાવેજો અને મીડિયા
| સંસાધન પ્રકાર | લિંક |
| માહિતી પત્ર | XC18V00 શ્રેણી |
| પર્યાવરણીય માહિતી | Xiliinx RoHS પ્રમાણપત્ર |
| PCN અપ્રચલિતતા/ EOL | બહુવિધ ઉપકરણો 01/Jun/2015 |
| PCN પાર્ટ સ્ટેટસ ચેન્જ | ભાગો 25/Apr/2016 ના રોજ ફરીથી સક્રિય થયા |
| HTML ડેટાશીટ | XC18V00 શ્રેણી |
પર્યાવરણીય અને નિકાસ વર્ગીકરણ
| ATTRIBUTE | વર્ણન |
| RoHS સ્થિતિ | ROHS3 સુસંગત |
| ભેજ સંવેદનશીલતા સ્તર (MSL) | 3 (168 કલાક) |
| પહોંચ સ્થિતિ | અપ્રભાવિત પહોંચો |
| ECCN | 3A991B1B1 |
| HTSUS | 8542.32.0071 |
વધારાના સંસાધનો
| ATTRIBUTE | વર્ણન |
| માનક પેકેજ | 160 |
Xilinx મેમરી - FPGAs માટે રૂપરેખાંકન પ્રોમ્સ
Xilinx ઇન-સિસ્ટમ પ્રોગ્રામેબલ રૂપરેખાંકન PROM (આકૃતિ 1) ની XC18V00 શ્રેણી રજૂ કરે છે.આ 3.3V ફેમિલીના ઉપકરણોમાં 4-મેગાબીટ, 2-મેગાબીટ, 1-મેગાબીટ અને 512-કિલોબીટ PROMનો સમાવેશ થાય છે જે Xilinx FPGA રૂપરેખાંકન બીટસ્ટ્રીમને પુનઃપ્રોગ્રામિંગ અને સ્ટોર કરવા માટે સરળ-ટાઉઝ, ખર્ચ-અસરકારક પદ્ધતિ પ્રદાન કરે છે.
જ્યારે FPGA માસ્ટર સીરીયલ મોડમાં હોય, ત્યારે તે રૂપરેખાંકન ઘડિયાળ જનરેટ કરે છે જે PROM ને ચલાવે છે.CE અને OE સક્ષમ થયા પછી ટૂંકો ઍક્સેસ સમય, ડેટા PROM DATA (D0) પિન પર ઉપલબ્ધ છે જે FPGA DIN પિન સાથે જોડાયેલ છે.નવો ડેટા દરેક વધતી ઘડિયાળની ધાર પછી ટૂંકા એક્સેસ સમય માટે ઉપલબ્ધ છે.FPGA રૂપરેખાંકન પૂર્ણ કરવા માટે ઘડિયાળના કઠોળની યોગ્ય સંખ્યા જનરેટ કરે છે.જ્યારે FPGA સ્લેવ સીરીયલ મોડમાં હોય છે, ત્યારે PROM અને FPGA બાહ્ય ઘડિયાળ દ્વારા ક્લોક કરવામાં આવે છે.
જ્યારે FPGA માસ્ટર સિલેક્ટ MAP મોડમાં હોય, ત્યારે FPGA રૂપરેખાંકન ઘડિયાળ જનરેટ કરે છે જે PROM ને ચલાવે છે.જ્યારે FPGA સ્લેવ પેરેલલ અથવા સ્લેવ સિલેક્ટ MAP મોડમાં હોય, ત્યારે બાહ્ય ઓસિલેટર રૂપરેખાંકન ઘડિયાળ જનરેટ કરે છે જે PROM અને FPGA ને ચલાવે છે.CE અને OE સક્ષમ થયા પછી, ડેટા PROM ના ડેટા (D0-D7) પિન પર ઉપલબ્ધ છે.નવો ડેટા દરેક વધતી ઘડિયાળની ધાર પછી ટૂંકા એક્સેસ સમય માટે ઉપલબ્ધ છે.ડેટા CCLK ની નીચેની વધતી ધાર પર FPGA માં ક્લોક કરવામાં આવે છે.સ્લેવ પેરેલલ અથવા સ્લેવ સિલેક્ટ MAP મોડ્સમાં ફ્રી-રનિંગ ઓસિલેટરનો ઉપયોગ કરી શકાય છે.
નીચેના ઉપકરણના CE ઇનપુટને ચલાવવા માટે CEO આઉટપુટનો ઉપયોગ કરીને બહુવિધ ઉપકરણોને કાસ્કેડ કરી શકાય છે.આ સાંકળના તમામ PROM ના ઘડિયાળના ઇનપુટ્સ અને ડેટા આઉટપુટ એકબીજા સાથે જોડાયેલા છે.બધા ઉપકરણો સુસંગત છે અને પરિવારના અન્ય સભ્યો સાથે અથવા XC17V00 વન-ટાઇમ પ્રોગ્રામેબલ સીરીયલ PROM કુટુંબ સાથે કેસ્કેડ કરી શકાય છે.
