XC2C256-7TQG144C QFP144 xilinx ચિપ્સ 1.8V ઇનપુટ-આઉટપુટ જથ્થો 118 FLASH PLD IC ઇલેક્ટ્રોનિક

ઉત્પાદન વિશેષતાઓ

ઉત્પાદન માહિતી ભૂલની જાણ કરો

સમાન જુઓ

દસ્તાવેજો અને મીડિયા

પર્યાવરણીય અને નિકાસ વર્ગીકરણ

 એક જટિલ પ્રોગ્રામેબલ લોજિક ડિવાઇસ (CPLD) એ સંપૂર્ણપણે પ્રોગ્રામેબલ AND/OR એરે અને મેક્રોસેલ્સ સાથેનું લોજિક ડિવાઇસ છે.મેક્રોસેલ્સ એ CPLD ના મુખ્ય બિલ્ડીંગ બ્લોક્સ છે, જેમાં જટિલ લોજિક ઓપરેશન્સ અને ડિસજંકટીવ નોર્મલ ફોર્મ એક્સપ્રેશન લાગુ કરવા માટે લોજિક હોય છે.અને/અથવા એરે સંપૂર્ણપણે પુનઃપ્રોગ્રામેબલ છે અને વિવિધ લોજિક કાર્યો કરવા માટે જવાબદાર છે.મેક્રોસેલ્સને ક્રમિક અથવા સંયુક્ત તર્ક કરવા માટે જવાબદાર કાર્યાત્મક બ્લોક્સ તરીકે પણ વ્યાખ્યાયિત કરી શકાય છે.

 પ્રોગ્રામેબલ લોજિક એરે (પીએલએ) અને પ્રોગ્રામેબલ એરે લોજિક (પીએલ) જેવા અગાઉના લોજિક ઉપકરણોની તુલનામાં જટિલ પ્રોગ્રામેબલ લોજિક ડિવાઇસ એ એક નવીન ઉત્પાદન છે.અગાઉના લોજિક ઉપકરણો પ્રોગ્રામેબલ ન હતા, તેથી લોજિક બહુવિધ લોજિક ચિપ્સને એકસાથે જોડીને બનાવવામાં આવ્યું હતું.CPLD PALs અને ફીલ્ડ-પ્રોગ્રામેબલ ગેટ એરે (FPGAs) વચ્ચે જટિલતા ધરાવે છે.તે PALs અને FPGAs બંનેની આર્કિટેક્ચરલ સુવિધાઓ પણ ધરાવે છે.CPLD અને FPGA વચ્ચેનો મુખ્ય આર્કિટેક્ચરલ તફાવત એ છે કે FPGA લુકઅપ કોષ્ટકો પર આધારિત છે, જ્યારે CPLDs સી-ઓફ-ગેટ્સ પર આધારિત છે.

CPLDs અને FPGAs ની સામાન્ય વિશેષતાઓ એ છે કે તે બંને પાસે મોટી સંખ્યામાં દરવાજા અને તર્ક માટે લવચીક જોગવાઈઓ છે.જ્યારે CPLDs અને PALs વચ્ચેના સામાન્ય લક્ષણોમાં નોન-વોલેટાઈલ કન્ફિગરેશન મેમરીનો સમાવેશ થાય છે.CPLDs એ પ્રોગ્રામેબલ લોજિક ઉપકરણોના બજારમાં અગ્રણી છે, જેમાં અદ્યતન પ્રોગ્રામિંગ, ઓછી કિંમત, બિન-અસ્થિર અને ઉપયોગમાં સરળ હોવા જેવા બહુવિધ લાભો છે.

 એજટિલ પ્રોગ્રામેબલ લોજિક ઉપકરણ(CPLD) છે એકપ્રોગ્રામેબલ લોજિક ઉપકરણની વચ્ચે જટિલતા સાથેPALsઅનેFPGAs, અને બંનેની સ્થાપત્ય સુવિધાઓ.CPLDનો મુખ્ય બિલ્ડીંગ બ્લોક એ છેમેક્રોસેલ, જેમાં તર્ક અમલીકરણનો સમાવેશ થાય છેઅસંતુલિત સામાન્ય સ્વરૂપઅભિવ્યક્તિઓ અને વધુ વિશિષ્ટ તર્ક ક્રિયાઓ.

વિશેષતા[ફેરફાર કરો]

કેટલાક CPLD લક્ષણો સાથે સામાન્ય છેPALs:

• બિન-અસ્થિર ગોઠવણી મેમરી.ઘણા FPGAs થી વિપરીત, એક બાહ્ય રૂપરેખાંકનરોમજરૂરી નથી, અને CPLD સિસ્ટમ સ્ટાર્ટ-અપ પર તરત જ કાર્ય કરી શકે છે.
• ઘણા લેગસી CPLD ઉપકરણો માટે, રૂટીંગ મોટાભાગના લોજિક બ્લોક્સને ઇનપુટ અને આઉટપુટ સિગ્નલોને બાહ્ય પિન સાથે કનેક્ટ કરવા માટે અવરોધે છે, આંતરિક સ્ટેટ સ્ટોરેજ અને ઊંડા સ્તરીય તર્ક માટે તકો ઘટાડે છે.મોટા CPLDs અને નવા CPLD ઉત્પાદન પરિવારો માટે આ સામાન્ય રીતે પરિબળ નથી.

અન્ય લક્ષણો સાથે સામાન્ય છેFPGAs:

• મોટી સંખ્યામાં દરવાજા ઉપલબ્ધ છે.CPLDs સામાન્ય રીતે હજારોથી દસ હજારની સમકક્ષ હોય છેતર્કના દરવાજા, સાધારણ જટિલ ડેટા પ્રોસેસિંગ ઉપકરણોના અમલીકરણને મંજૂરી આપે છે.PAL માં સામાન્ય રીતે થોડાક સો ગેટ સમકક્ષ હોય છે, જ્યારે FPGA સામાન્ય રીતે હજારોથી લઈને કેટલાક મિલિયન સુધી હોય છે.
• તર્ક માટે કેટલીક જોગવાઈઓ કરતાં વધુ લવચીકઉત્પાદનનો સરવાળોઅભિવ્યક્તિઓ, મેક્રો કોષો વચ્ચેના જટિલ પ્રતિસાદ માર્ગો અને સામાન્ય રીતે ઉપયોગમાં લેવાતા વિવિધ કાર્યોને અમલમાં મૂકવા માટે વિશિષ્ટ તર્ક સહિતપૂર્ણાંક અંકગણિત.

મોટા CPLD અને નાના FPGA વચ્ચેનો સૌથી નોંધપાત્ર તફાવત એ CPLD માં ઓન-ચિપ નોન-વોલેટાઈલ મેમરીની હાજરી છે, જે CPLDs નો ઉપયોગ કરવા માટે પરવાનગી આપે છે.બુટ લોડર” ફંક્શન્સ, અન્ય ઉપકરણોને નિયંત્રણ સોંપતા પહેલા જેનું પોતાનું કાયમી પ્રોગ્રામ સ્ટોરેજ નથી.એક સારું ઉદાહરણ એ છે કે જ્યાં CPLD નો ઉપયોગ બિન-અસ્થિર મેમરીમાંથી FPGA માટે રૂપરેખાંકન ડેટા લોડ કરવા માટે થાય છે.^[1]

ભેદ[ફેરફાર કરો]

CPLD એ તેમના પહેલાના નાના ઉપકરણોમાંથી એક ઉત્ક્રાંતિનું પગલું હતું,પીએલએ(પ્રથમ મોકલેલસિગ્નેટિક્સ), અનેPALs.આ બદલામાં દ્વારા પહેલા હતાપ્રમાણભૂત તર્કપ્રોડક્ટ્સ, જે કોઈ પ્રોગ્રામેબિલિટી ઓફર કરતી નથી અને તેનો ઉપયોગ ભૌતિક રીતે ઘણી પ્રમાણભૂત લોજિક ચિપ્સ (અથવા તેમાંના સેંકડો) એકસાથે વાયરિંગ કરીને (સામાન્ય રીતે પ્રિન્ટેડ સર્કિટ બોર્ડ અથવા બોર્ડ્સ પર વાયરિંગ સાથે, પરંતુ કેટલીકવાર, ખાસ કરીને પ્રોટોટાઇપિંગ માટે, ઉપયોગ કરીને લોજિક ફંક્શન્સ બનાવવા માટે કરવામાં આવતો હતો.વાયર લપેટીવાયરિંગ).

FPGA અને CPLD ઉપકરણ આર્કિટેક્ચર વચ્ચેનો મુખ્ય તફાવત એ છે કે CPLDs આંતરિક રીતે આધારિત છેલુક-અપ કોષ્ટકો(LUTs) જ્યારે FPGA નો ઉપયોગ કરે છેતર્ક બ્લોક્સ.