10AX115H2F34E2SG FPGA Arria® 10 GX ફેમિલી 1150000 સેલ 20nm ટેકનોલોજી 0.9V 1152-Pin FC-FBGA
ઉત્પાદન તકનીકી વિશિષ્ટતાઓ
| EU RoHS | સુસંગત |
| ECCN (યુએસ) | 3A991 |
| ભાગ સ્થિતિ | સક્રિય |
| HTS | 8542.39.00.01 |
| SVHC | હા |
| SVHC થ્રેશોલ્ડ ઓળંગે છે | હા |
| ઓટોમોટિવ | No |
| PPAP | No |
| અટક | Arria® 10 GX |
| પ્રક્રિયા ટેકનોલોજી | 20nm |
| વપરાશકર્તા I/Os | 504 |
| રજિસ્ટરની સંખ્યા | 1708800 છે |
| ઓપરેટિંગ સપ્લાય વોલ્ટેજ (V) | 0.9 |
| તર્ક તત્વો | 1150000 |
| ગુણકની સંખ્યા | 3036 (18x19) |
| પ્રોગ્રામ મેમરીનો પ્રકાર | SRAM |
| એમ્બેડેડ મેમરી (Kbit) | 54260 છે |
| બ્લોક રેમની કુલ સંખ્યા | 2713 |
| EMACs | 3 |
| ઉપકરણ તર્ક એકમો | 1150000 |
| DLLs/PLLs ની ઉપકરણ સંખ્યા | 32 |
| ટ્રાન્સસીવર ચેનલો | 96 |
| ટ્રાન્સસીવર સ્પીડ (Gbps) | 17.4 |
| સમર્પિત ડી.એસ.પી | 1518 |
| PCIe | 4 |
| પ્રોગ્રામેબિલિટી | હા |
| રિપ્રોગ્રામેબિલિટી સપોર્ટ | હા |
| કૉપિ પ્રોટેક્શન | હા |
| ઇન-સિસ્ટમ પ્રોગ્રામેબિલિટી | હા |
| સ્પીડ ગ્રેડ | 2 |
| સિંગલ-એન્ડેડ I/O ધોરણો | LVTTL|LVCMOS |
| બાહ્ય મેમરી ઈન્ટરફેસ | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| ન્યૂનતમ ઓપરેટિંગ સપ્લાય વોલ્ટેજ (V) | 0.87 |
| મહત્તમ ઓપરેટિંગ સપ્લાય વોલ્ટેજ (V) | 0.93 |
| I/O વોલ્ટેજ (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| ન્યૂનતમ ઓપરેટિંગ તાપમાન (°C) | 0 |
| મહત્તમ ઓપરેટિંગ તાપમાન (°C) | 100 |
| સપ્લાયર તાપમાન ગ્રેડ | વિસ્તૃત |
| પેઢી નું નામ | અરરિયા |
| માઉન્ટ કરવાનું | સપાટી માઉન્ટ |
| પેકેજ ઊંચાઈ | 2.95 |
| પેકેજ પહોળાઈ | 35 |
| પેકેજ લંબાઈ | 35 |
| પીસીબી બદલાયો | 1152 |
| માનક પેકેજ નામ | BGA |
| સપ્લાયર પેકેજ | FC-FBGA |
| પિન કાઉન્ટ | 1152 |
| લીડ આકાર | દડો |
FPGA અને CPLD વચ્ચેનો તફાવત અને સંબંધ
1. FPGA વ્યાખ્યા અને લાક્ષણિકતાઓ
FPGAલોજિક સેલ એરે (LCA) અને કન્ફિગરેબલ લોજિક બ્લોક (CLB) અને ઇનપુટ આઉટપુટ (IOB) બ્લોક અને ઇન્ટરકનેક્ટ નામનો નવો ખ્યાલ અપનાવે છે.કન્ફિગરેબલ લોજિક મોડ્યુલ એ યુઝર ફંક્શનને સમજવા માટેનું મૂળભૂત એકમ છે, જે સામાન્ય રીતે એરેમાં ગોઠવાય છે અને સમગ્ર ચિપને ફેલાવે છે.ઇનપુટ-આઉટપુટ મોડ્યુલ IOB ચિપ પરના તર્ક અને બાહ્ય પેકેજ પિન વચ્ચેના ઇન્ટરફેસને પૂર્ણ કરે છે અને સામાન્ય રીતે ચિપ એરેની આસપાસ ગોઠવાય છે.આંતરિક વાયરિંગમાં વિવિધ લંબાઈના વાયર સેગમેન્ટ્સ અને કેટલાક પ્રોગ્રામેબલ કનેક્શન સ્વીચોનો સમાવેશ થાય છે, જે ચોક્કસ કાર્ય સાથે સર્કિટ બનાવવા માટે વિવિધ પ્રોગ્રામેબલ લોજિક બ્લોક્સ અથવા I/O બ્લોક્સને જોડે છે.
FPGA ની મૂળભૂત લાક્ષણિકતાઓ છે:
- ASIC સર્કિટ ડિઝાઇન કરવા માટે FPGA નો ઉપયોગ કરીને, વપરાશકર્તાઓને ઉત્પાદન પ્રોજેક્ટ કરવાની જરૂર નથી, યોગ્ય ચિપ મેળવી શકે છે;
- FPGA નો ઉપયોગ અન્ય સંપૂર્ણ કસ્ટમાઇઝ અથવા અર્ધ-કસ્ટમાઇઝ્ડના પાયલોટ નમૂના તરીકે કરી શકાય છેASIC સર્કિટ્સ;
- FPGA માં વિપુલ પ્રમાણમાં ટ્રિગર્સ અને I/O પિન છે;
- FPGA એ સૌથી ટૂંકી ડિઝાઇન ચક્ર, સૌથી ઓછો વિકાસ ખર્ચ અને ASIC સર્કિટમાં સૌથી ઓછું જોખમ ધરાવતા ઉપકરણોમાંનું એક છે.
- FPGA હાઇ-સ્પીડ CHMOS પ્રક્રિયા અપનાવે છે, ઓછી વીજ વપરાશ, અને CMOS અને TTL સ્તરો સાથે સુસંગત હોઈ શકે છે.
2, CPLD વ્યાખ્યા અને લાક્ષણિકતાઓ
CPLDમુખ્યત્વે પ્રોગ્રામેબલ ઇન્ટરકનેક્શન મેટ્રિક્સ યુનિટના કેન્દ્રની આસપાસ પ્રોગ્રામેબલ લોજિક મેક્રો સેલ (LMC) થી બનેલું છે, જેમાં LMC લોજિક માળખું વધુ જટિલ છે, અને જટિલ I/O યુનિટ ઇન્ટરકનેક્શન માળખું ધરાવે છે, જે વપરાશકર્તા દ્વારા જનરેટ કરી શકાય છે. ચોક્કસ કાર્યોને પૂર્ણ કરવા માટે ચોક્કસ સર્કિટ સ્ટ્રક્ચરની જરૂરિયાતો.કારણ કે લોજિક બ્લોક્સ CPLD માં નિશ્ચિત લંબાઈના ધાતુના વાયરો સાથે એકબીજા સાથે જોડાયેલા છે, ડિઝાઇન કરેલ લોજિક સર્કિટમાં સમય અનુમાન છે અને વિભાજિત ઇન્ટરકનેક્ટ સ્ટ્રક્ચરના સમયની અપૂર્ણ આગાહીના ગેરલાભને ટાળે છે.1990 ના દાયકા સુધીમાં, CPLD વધુ ઝડપથી વિકસિત થયું, માત્ર વિદ્યુત ભૂંસી નાખવાની લાક્ષણિકતાઓ સાથે જ નહીં, પરંતુ એજ સ્કેનિંગ અને ઑનલાઇન પ્રોગ્રામિંગ જેવી અદ્યતન સુવિધાઓ સાથે પણ.
CPLD પ્રોગ્રામિંગની લાક્ષણિકતાઓ નીચે મુજબ છે:
- તાર્કિક અને મેમરી સંસાધનો વિપુલ પ્રમાણમાં છે (Cypress De1ta 39K200 પાસે 480 Kb થી વધુ RAM છે);
- રીડન્ડન્ટ રૂટીંગ સંસાધનો સાથે લવચીક સમય મોડલ;
- પિન આઉટપુટ બદલવા માટે લવચીક;
- સિસ્ટમ પર ઇન્સ્ટોલ કરી શકાય છે અને ફરીથી પ્રોગ્રામ કરી શકાય છે;
- મોટી સંખ્યામાં I/O એકમો;
3. FPGA અને CPLD વચ્ચેના તફાવતો અને જોડાણો
CPLD એ જટિલ પ્રોગ્રામેબલ લોજિક ઉપકરણનું સંક્ષેપ છે, FPGA એ ફીલ્ડ પ્રોગ્રામેબલ ગેટ એરેનું સંક્ષેપ છે, બંનેનું કાર્ય મૂળભૂત રીતે સમાન છે, પરંતુ અમલીકરણ સિદ્ધાંત થોડો અલગ છે, તેથી આપણે ક્યારેક સામૂહિક રીતે બંને વચ્ચેના તફાવતને અવગણી શકીએ છીએ. પ્રોગ્રામેબલ લોજિક ઉપકરણ અથવા CPLD/FPGA તરીકે ઓળખવામાં આવે છે.CPLD/FPGasનું ઉત્પાદન કરતી ઘણી કંપનીઓ છે, જેમાં સૌથી મોટી ત્રણ ALTERA, XILINX અને LAT-TICE છે.CPLD વિઘટન સંયોજક તર્ક કાર્ય ખૂબ જ મજબૂત છે, એક મેક્રો એકમ એક ડઝન અથવા તો 20-30 થી વધુ સંયોજન લોજિક ઇનપુટનું વિઘટન કરી શકે છે.જો કે, FPGA નું LUT માત્ર 4 ઇનપુટ્સના કોમ્બિનેશનલ લોજિકને હેન્ડલ કરી શકે છે, તેથી CPLD જટિલ કોમ્બિનેશનલ લોજિક જેમ કે ડીકોડિંગ ડિઝાઇન કરવા માટે યોગ્ય છે.જો કે, FPGA ની ઉત્પાદન પ્રક્રિયા નક્કી કરે છે કે FPGA ચિપમાં સમાયેલ LUTs અને ટ્રિગર્સની સંખ્યા ઘણી મોટી છે, ઘણી વખત હજારો હજારો, CPLD સામાન્ય રીતે માત્ર 512 લોજિકલ એકમો હાંસલ કરી શકે છે, અને જો ચિપની કિંમત લોજિકલ સંખ્યા દ્વારા વિભાજિત કરવામાં આવે તો એકમો, FPGA ની સરેરાશ તાર્કિક એકમ કિંમત CPLD કરતા ઘણી ઓછી છે.તેથી જો ડિઝાઇનમાં મોટી સંખ્યામાં ટ્રિગર્સનો ઉપયોગ કરવામાં આવે છે, જેમ કે જટિલ ટાઇમિંગ લોજિક ડિઝાઇન કરવું, તો પછી FPGA નો ઉપયોગ કરવો એ સારી પસંદગી છે.
જો કે FPGA અને CPLD બંને પ્રોગ્રામેબલ ASIC ઉપકરણો છે અને તેમાં ઘણી સામાન્ય લાક્ષણિકતાઓ છે, CPLD અને FPGA ની રચનામાં તફાવતને કારણે, તેમની પોતાની લાક્ષણિકતાઓ છે:
- CPLD વિવિધ અલ્ગોરિધમ્સ અને કોમ્બિનેટરીયલ લોજિક પૂર્ણ કરવા માટે વધુ યોગ્ય છે, અને FPGA અનુક્રમિક તર્ક પૂર્ણ કરવા માટે વધુ યોગ્ય છે.બીજા શબ્દોમાં કહીએ તો, FPGA ફ્લિપ-ફ્લોપ રિચ સ્ટ્રક્ચર માટે વધુ યોગ્ય છે, જ્યારે CPLD ફ્લિપ-ફ્લોપ લિમિટેડ અને પ્રોડક્ટ ટર્મ રિચ સ્ટ્રક્ચર માટે વધુ યોગ્ય છે.
- CPLD નું સતત રૂટીંગ માળખું નક્કી કરે છે કે તેનો સમય વિલંબ સમાન અને અનુમાનિત છે, જ્યારે FPGA નું વિભાજિત રૂટીંગ માળખું નક્કી કરે છે કે તેનો વિલંબ અણધારી છે.
- FPGA પ્રોગ્રામિંગમાં CPLD કરતાં વધુ લવચીકતા ધરાવે છે.
- CPLD ને નિશ્ચિત આંતરિક સર્કિટના તર્ક કાર્યમાં ફેરફાર કરીને પ્રોગ્રામ કરવામાં આવે છે, જ્યારે FPGA આંતરિક જોડાણના વાયરિંગને બદલીને પ્રોગ્રામ કરવામાં આવે છે.
- Fpgas ને લોજિક ગેટ હેઠળ પ્રોગ્રામ કરી શકાય છે, જ્યારે CPLDS ને લોજિક બ્લોક્સ હેઠળ પ્રોગ્રામ કરવામાં આવે છે.
- FPGA CPLD કરતાં વધુ સંકલિત છે અને તેમાં વધુ જટિલ વાયરિંગ માળખું અને તર્ક અમલીકરણ છે.
સામાન્ય રીતે, CPLD નો વીજ વપરાશ FPGA કરતા મોટો છે, અને એકીકરણની ડિગ્રી જેટલી વધારે છે, તે વધુ સ્પષ્ટ છે.
