LCMXO2-256HC-4TG100C ઓરિજિનલ અને સ્ટોક IC સપ્લાયરમાં સ્પર્ધાત્મક ભાવ સાથે નવું
ઉત્પાદન વિશેષતાઓ
Pbfree કોડ | હા |
Rohs કોડ | હા |
ભાગ જીવન ચક્ર કોડ | સક્રિય |
Ihs ઉત્પાદક | લેટીસ સેમિકન્ડક્ટર કોર્પ |
ભાગ પેકેજ કોડ | QFP |
પેકેજ વર્ણન | LFQFP, |
પિન કાઉન્ટ | 100 |
અનુપાલન કોડ સુધી પહોંચો | સુસંગત |
ECCN કોડ | EAR99 |
HTS કોડ | 8542.39.00.01 |
Samacsys ઉત્પાદક | જાળી સેમિકન્ડક્ટર |
વધારાની સુવિધા | 3.3 V નોમિનલ સપ્લાય પર પણ કાર્ય કરે છે |
JESD-30 કોડ | S-PQFP-G100 |
JESD-609 કોડ | e3 |
લંબાઈ | 14 મીમી |
ભેજ સંવેદનશીલતા સ્તર | 3 |
સમર્પિત ઇનપુટ્સની સંખ્યા | |
I/O રેખાઓની સંખ્યા | |
ઇનપુટ્સની સંખ્યા | 55 |
આઉટપુટની સંખ્યા | 55 |
ટર્મિનલ્સની સંખ્યા | 100 |
ઓપરેટિંગ તાપમાન - મહત્તમ | 85 °સે |
ઓપરેટિંગ તાપમાન-ન્યૂનતમ | |
સંસ્થા | 0 સમર્પિત ઇનપુટ્સ, 0 I/O |
આઉટપુટ કાર્ય | મિશ્ર |
પેકેજ શારીરિક સામગ્રી | પ્લાસ્ટિક/ઇપોક્સી |
પેકેજ કોડ | LFQFP |
પેકેજ સમાનતા કોડ | TQFP100,.63SQ |
પેકેજ આકાર | ચોરસ |
પેકેજ શૈલી | ફ્લેટપેક, લો પ્રોફાઇલ, ફાઇન પિચ |
પેકિંગ પદ્ધતિ | ટ્રે |
પીક રીફ્લો તાપમાન (સેલ) | 260 |
વિદ્યુત પુરવઠો | 2.5/3.3 વી |
પ્રોગ્રામેબલ લોજિક પ્રકાર | ફ્લેશ PLD |
પ્રચાર વિલંબ | 7.36 એનએસ |
લાયકાત સ્થિતિ | લાયકાત ધરાવતા નથી |
બેઠેલી ઊંચાઈ-મહત્તમ | 1.6 મીમી |
સપ્લાય વોલ્ટેજ-મેક્સ | 3.462 વી |
સપ્લાય વોલ્ટેજ-મીન | 2.375 વી |
સપ્લાય વોલ્ટેજ-નોમ | 2.5 વી |
સપાટી માઉન્ટ | હા |
તાપમાન ગ્રેડ | અન્ય |
ટર્મિનલ સમાપ્ત | મેટ ટીન (Sn) |
ટર્મિનલ ફોર્મ | ગુલ વિંગ |
ટર્મિનલ પિચ | 0.5 મીમી |
ટર્મિનલ પોઝિશન | QUAD |
સમય @ પીક રીફ્લો તાપમાન-મહત્તમ (ઓ) | 30 |
પહોળાઈ | 14 મીમી |
ઉત્પાદન પરિચય
કોમ્પ્લેક્સ પ્રોગ્રામેબલ લોજિક ડિવાઈસ (CPLD) એ એલએસઆઈ (લાર્જ સ્કેલ ઈન્ટિગ્રેટેડ સર્કિટ) ઈન્ટિગ્રેટેડ સર્કિટમાં એપ્લિકેશન-સ્પેસિફિક ઈન્ટિગ્રેટેડ સર્કિટ (એએસઆઈસી) છે.તે નિયંત્રણ સઘન ડિજિટલ સિસ્ટમ ડિઝાઇન માટે યોગ્ય છે, અને તેનું વિલંબ નિયંત્રણ અનુકૂળ છે.CPLD એ એકીકૃત સર્કિટ્સમાં સૌથી ઝડપથી વિકસતા ઉપકરણોમાંનું એક છે.
CPLD ના ઘટકો
CPLD એ મોટા પાયે અને જટિલ માળખું સાથેનું એક જટિલ પ્રોગ્રામેબલ લોજિક ઉપકરણ છે, જે મોટા પાયાની શ્રેણી સાથે સંબંધિત છે.ઇન્ટિગ્રેટેડ સર્કિટ.
CPLD ના પાંચ મુખ્ય ભાગો છે: લોજિકલ એરે બ્લોક, મેક્રો યુનિટ, એક્સટેન્ડેડ પ્રોડક્ટ ટર્મ, પ્રોગ્રામેબલ વાયર્ડ એરે અને I/O કંટ્રોલ બ્લોક.
1. લોજિકલ એરે બ્લોક (LAB)
લોજિકલ એરે બ્લોકમાં 16 મેક્રો કોષોનો એરે હોય છે, અને બહુવિધ LABS પ્રોગ્રામેબલ એરે (PIA) અને વૈશ્વિક બસ દ્વારા એકસાથે જોડાયેલા હોય છે.
2. મેક્રો એકમ
MAX7000 શ્રેણીમાં મેક્રો એકમ ત્રણ કાર્યાત્મક બ્લોક્સ ધરાવે છે: લોજિકલ એરે, ઉત્પાદન પસંદગી મેટ્રિક્સ અને પ્રોગ્રામેબલ રજિસ્ટર.
3. વિસ્તૃત ઉત્પાદન મુદત
દરેક મેક્રો સેલની એક પ્રોડક્ટ ટર્મ લોજિકલ એરેમાં ઉલટી રીતે પાછી મોકલી શકાય છે.
4. પ્રોગ્રામેબલ વાયર્ડ એરે PIA
પ્રોગ્રામેબલ વાયર્ડ એરે દ્વારા જરૂરી લોજિક બનાવવા માટે દરેક LAB ને કનેક્ટ કરી શકાય છે.આ વૈશ્વિક બસ એક પ્રોગ્રામેબલ ચેનલ છે જે ઉપકરણમાં કોઈપણ સિગ્નલ સ્ત્રોતને તેના ગંતવ્ય સાથે કનેક્ટ કરી શકે છે.
5. I/O નિયંત્રણ બ્લોક
I/O કંટ્રોલ બ્લોક દરેક I/O પિનને ઇનપુટ/આઉટપુટ અને દ્વિપક્ષીય કામગીરી માટે વ્યક્તિગત રીતે ગોઠવવાની મંજૂરી આપે છે.
CPLD અને FPGA ની સરખામણી
જોકે બંનેFPGAઅનેCPLDપ્રોગ્રામેબલ ASIC ઉપકરણો છે અને ઘણી સામાન્ય લાક્ષણિકતાઓ ધરાવે છે, CPLD અને FPGA ની રચનામાં તફાવતને કારણે, તેમની પોતાની લાક્ષણિકતાઓ છે:
1. CPLD વિવિધ અલ્ગોરિધમ્સ અને કોમ્બીનેટોરિયલ લોજિક પૂર્ણ કરવા માટે વધુ યોગ્ય છે અને FP GA અનુક્રમિક તર્ક પૂર્ણ કરવા માટે વધુ યોગ્ય છે.બીજા શબ્દોમાં કહીએ તો, FPGA ફ્લિપ-ફ્લોપ રિચ સ્ટ્રક્ચર માટે વધુ યોગ્ય છે, જ્યારે CPLD ફ્લિપ-ફ્લોપ લિમિટેડ અને પ્રોડક્ટ ટર્મ રિચ સ્ટ્રક્ચર માટે વધુ યોગ્ય છે.
2. CPLD નું સતત રૂટીંગ માળખું નક્કી કરે છે કે તેનો સમય વિલંબ સમાન અને અનુમાનિત છે, જ્યારે FPGA નું વિભાજિત રૂટીંગ માળખું તેની વિલંબની અણધારીતા નક્કી કરે છે.
3.FPGA પ્રોગ્રામિંગમાં CPLD કરતાં વધુ લવચીકતા ધરાવે છે.CPLD ને નિશ્ચિત આંતરિક કનેક્શન સર્કિટ સાથે તર્ક કાર્યને સંશોધિત કરીને પ્રોગ્રામ કરવામાં આવે છે, જ્યારે FPGA ને આંતરિક જોડાણના વાયરિંગને બદલીને પ્રોગ્રામ કરવામાં આવે છે.FP GA ને લોજિક ગેટ હેઠળ પ્રોગ્રામ કરી શકાય છે, જ્યારે CPLD ને લોજિક બ્લોક હેઠળ પ્રોગ્રામ કરવામાં આવે છે.
4. FPGA નું એકીકરણ CPLD કરતા વધારે છે, અને તે વધુ જટિલ વાયરિંગ માળખું અને તર્ક અમલીકરણ ધરાવે છે.
5.CPLD FPGA કરતાં વાપરવા માટે વધુ અનુકૂળ છે.E2PROM અથવા FASTFLASH તકનીકનો ઉપયોગ કરીને CPLD પ્રોગ્રામિંગ, કોઈ બાહ્ય મેમરી ચિપ નથી, ઉપયોગમાં સરળ.જો કે, FPGA ની પ્રોગ્રામિંગ માહિતી બાહ્ય મેમરીમાં સંગ્રહિત કરવાની જરૂર છે, અને ઉપયોગ પદ્ધતિ જટિલ છે.
6. CPLDS FPgas કરતાં વધુ ઝડપી છે અને વધુ સમયની આગાહી કરે છે.આનું કારણ એ છે કે FPGas એ ગેટ-લેવલ પ્રોગ્રામિંગ છે અને CLBS વચ્ચે વિતરિત ઇન્ટરકનેક્શન અપનાવવામાં આવે છે, જ્યારે CPLDS એ લોજિક બ્લોક-લેવલ પ્રોગ્રામિંગ છે અને તેમના લોજિક બ્લોક્સ વચ્ચેના ઇન્ટરકનેક્શન્સ લમ્પ્ડ છે.
7.પ્રોગ્રામિંગ રીતે, CPLD મુખ્યત્વે E2PROM અથવા FLASH મેમરી પ્રોગ્રામિંગ પર આધારિત છે, પ્રોગ્રામિંગનો સમય 10,000 વખત સુધીનો છે, ફાયદો એ છે કે સિસ્ટમ પાવર ઓફ પ્રોગ્રામિંગ માહિતી ગુમાવતી નથી.CPLD ને બે કેટેગરીમાં વિભાજિત કરી શકાય છે: પ્રોગ્રામર પર પ્રોગ્રામિંગ અને સિસ્ટમ પર પ્રોગ્રામિંગ.મોટાભાગના એફપીજીએ SRAM પ્રોગ્રામિંગ પર આધારિત છે, જ્યારે સિસ્ટમ બંધ કરવામાં આવે ત્યારે પ્રોગ્રામિંગ માહિતી ખોવાઈ જાય છે, અને પ્રોગ્રામિંગ ડેટાને જ્યારે પણ તે ચાલુ કરવામાં આવે ત્યારે ઉપકરણની બહારથી SRAM પર પાછા લખવાની જરૂર છે.તેનો ફાયદો એ છે કે તેને કોઈપણ સમયે પ્રોગ્રામ કરી શકાય છે, અને તે કાર્યમાં ઝડપથી પ્રોગ્રામ કરી શકાય છે, જેથી બોર્ડ સ્તર અને સિસ્ટમ સ્તરે ગતિશીલ ગોઠવણી પ્રાપ્ત કરી શકાય.
8.CPLD ગોપનીયતા સારી છે, FPGA ગોપનીયતા નબળી છે.
9.સામાન્ય રીતે, CPLD નો વીજ વપરાશ FPGA કરતા વધારે છે અને એકીકરણની ડિગ્રી જેટલી વધારે છે, તે વધુ સ્પષ્ટ છે.