XC7Z100-2FFG900I - એકીકૃત સર્કિટ, એમ્બેડેડ, સિસ્ટમ ઓન ચિપ (SoC)
ઉત્પાદન વિશેષતાઓ
| TYPE | વર્ણન |
| શ્રેણી | સંકલિત સર્કિટ (ICs) |
| Mfr | એએમડી |
| શ્રેણી | Zynq®-7000 |
| પેકેજ | ટ્રે |
| ઉત્પાદન સ્થિતિ | સક્રિય |
| આર્કિટેક્ચર | MCU, FPGA |
| કોર પ્રોસેસર | CoreSight™ સાથે ડ્યુઅલ ARM® Cortex®-A9 MPCore™ |
| ફ્લેશ કદ | - |
| રેમ કદ | 256KB |
| પેરિફેરલ્સ | ડીએમએ |
| કનેક્ટિવિટી | CANbus, EBI/EMI, ઈથરનેટ, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
| ઝડપ | 800MHz |
| પ્રાથમિક લક્ષણો | Kintex™-7 FPGA, 444K લોજિક કોષો |
| ઓપરેટિંગ તાપમાન | -40°C ~ 100°C (TJ) |
| પેકેજ / કેસ | 900-BBGA, FCBGA |
| સપ્લાયર ઉપકરણ પેકેજ | 900-FCBGA (31x31) |
| I/O ની સંખ્યા | 212 |
| બેઝ પ્રોડક્ટ નંબર | XC7Z100 |
દસ્તાવેજો અને મીડિયા
| સંસાધન પ્રકાર | લિંક |
| માહિતી પત્ર | XC7Z030,35,45,100 ડેટાશીટ |
| ઉત્પાદન તાલીમ મોડ્યુલો | TI પાવર મેનેજમેન્ટ સોલ્યુશન્સ સાથે પાવરિંગ સિરીઝ 7 Xilinx FPGAs |
| પર્યાવરણીય માહિતી | Xiliinx RoHS પ્રમાણપત્ર |
| ફીચર્ડ ઉત્પાદન | બધા પ્રોગ્રામેબલ Zynq®-7000 SoC |
| PCN ડિઝાઇન/સ્પેસિફિકેશન | મલ્ટ દેવ મટિરિયલ Chg 16/ડિસેમ્બર/2019 |
| PCN પેકેજિંગ | મલ્ટ ડિવાઇસ 26/જૂન/2017 |
પર્યાવરણીય અને નિકાસ વર્ગીકરણ
| ATTRIBUTE | વર્ણન |
| RoHS સ્થિતિ | ROHS3 સુસંગત |
| ભેજ સંવેદનશીલતા સ્તર (MSL) | 4 (72 કલાક) |
| પહોંચ સ્થિતિ | અપ્રભાવિત પહોંચો |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
SoC
મૂળભૂત SoC આર્કિટેક્ચર
લાક્ષણિક સિસ્ટમ-ઓન-ચિપ આર્કિટેક્ચરમાં નીચેના ઘટકોનો સમાવેશ થાય છે:
- ઓછામાં ઓછું એક માઇક્રોકન્ટ્રોલર (MCU) અથવા માઇક્રોપ્રોસેસર (MPU) અથવા ડિજિટલ સિગ્નલ પ્રોસેસર (DSP), પરંતુ બહુવિધ પ્રોસેસર કોરો હોઈ શકે છે.
- મેમરી RAM, ROM, EEPROM અને ફ્લેશ મેમરીમાંથી એક અથવા વધુ હોઈ શકે છે.
- સમય પલ્સ સિગ્નલો પ્રદાન કરવા માટે ઓસિલેટર અને ફેઝ-લોક્ડ લૂપ સર્કિટરી.
- પેરિફેરલ્સ જેમાં કાઉન્ટર્સ અને ટાઈમર, પાવર સપ્લાય સર્કિટનો સમાવેશ થાય છે.
- કનેક્ટિવિટીના વિવિધ ધોરણો જેવા કે યુએસબી, ફાયરવાયર, ઈથરનેટ, યુનિવર્સલ અસિંક્રોનસ ટ્રાન્સસીવર અને સીરીયલ પેરિફેરલ ઈન્ટરફેસ વગેરે માટે ઈન્ટરફેસ.
- ડિજિટલ અને એનાલોગ સિગ્નલો વચ્ચે રૂપાંતરણ માટે ADC/DAC.
- વોલ્ટેજ રેગ્યુલેશન સર્કિટ અને વોલ્ટેજ રેગ્યુલેટર.
SoCs ની મર્યાદાઓ
હાલમાં, SoC કોમ્યુનિકેશન આર્કિટેક્ચરની ડિઝાઇન પ્રમાણમાં પરિપક્વ છે.મોટાભાગની ચિપ કંપનીઓ તેમના ચિપ ઉત્પાદન માટે SoC આર્કિટેક્ચરનો ઉપયોગ કરે છે.જો કે, વ્યાપારી એપ્લિકેશનો સૂચનાના સહ-અસ્તિત્વ અને અનુમાનિતતાને અનુસરવાનું ચાલુ રાખે છે, ચિપમાં સંકલિત કોરોની સંખ્યામાં વધારો થતો રહેશે અને બસ-આધારિત SoC આર્કિટેક્ચર્સ કમ્પ્યુટિંગની વધતી જતી માંગને પહોંચી વળવા વધુને વધુ મુશ્કેલ બનશે.આના મુખ્ય અભિવ્યક્તિઓ છે
1. નબળી માપનીયતા.soC સિસ્ટમ ડિઝાઇન સિસ્ટમ આવશ્યકતા વિશ્લેષણ સાથે શરૂ થાય છે, જે હાર્ડવેર સિસ્ટમમાં મોડ્યુલોને ઓળખે છે.સિસ્ટમ યોગ્ય રીતે કાર્ય કરે તે માટે, ચિપ પરના SoC માં દરેક ભૌતિક મોડ્યુલની સ્થિતિ પ્રમાણમાં નિશ્ચિત છે.એકવાર ભૌતિક ડિઝાઇન પૂર્ણ થઈ જાય પછી, ફેરફારો કરવા પડશે, જે અસરકારક રીતે પુનઃડિઝાઇન પ્રક્રિયા બની શકે છે.બીજી તરફ, બસ આર્કિટેક્ચર પર આધારિત SoCs એ પ્રોસેસર કોરોની સંખ્યામાં મર્યાદિત છે જે બસ આર્કિટેક્ચરની અંતર્ગત આર્બિટ્રેશન કમ્યુનિકેશન મિકેનિઝમને કારણે તેમના પર વિસ્તૃત કરી શકાય છે, એટલે કે પ્રોસેસર કોરોની માત્ર એક જ જોડી એક જ સમયે વાતચીત કરી શકે છે.
2. વિશિષ્ટ મિકેનિઝમ પર આધારિત બસ આર્કિટેક્ચર સાથે, એસઓસીમાં દરેક કાર્યાત્મક મોડ્યુલ બસ પર નિયંત્રણ મેળવ્યા પછી જ સિસ્ટમમાં અન્ય મોડ્યુલ સાથે વાતચીત કરી શકે છે.એકંદરે, જ્યારે મોડ્યુલ સંચાર માટે બસ આર્બિટ્રેશન અધિકારો મેળવે છે, ત્યારે સિસ્ટમમાંના અન્ય મોડ્યુલોએ બસ મુક્ત થાય ત્યાં સુધી રાહ જોવી જોઈએ.
3. સિંગલ ક્લોક સિંક્રનાઇઝેશન સમસ્યા.બસ સ્ટ્રક્ચરને વૈશ્વિક સિંક્રનાઇઝેશનની જરૂર છે, જો કે, જેમ જેમ પ્રક્રિયા વિશેષતાનું કદ નાનું અને નાનું થતું જાય છે, ઓપરેટિંગ આવર્તન ઝડપથી વધે છે, પછીથી 10GHz સુધી પહોંચે છે, કનેક્શન વિલંબને કારણે થતી અસર એટલી ગંભીર હશે કે વૈશ્વિક ઘડિયાળના વૃક્ષને ડિઝાઇન કરવું અશક્ય છે. , અને વિશાળ ઘડિયાળ નેટવર્કને કારણે, તેનો પાવર વપરાશ ચિપના કુલ વીજ વપરાશમાંથી મોટાભાગનો કબજો કરશે.
